常用邏輯電位標準(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232)

常用邏輯電位標準(TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232)

常用電位標準

現在常用的電位標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度
比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電位標準以及使用注意事項。

TTL：Transistor-Transistor Logic 電晶體結構。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因為2.4V與5V之間還有很大空閒，對改善雜訊容限並沒什麼好處，又會白白增大系統功耗，還會影響速度。所以後來就把一部分“砍”掉了。也就是後面的LVTTL。

LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不講了。多用在處理器等高速晶片，使用時查看晶片手冊就OK了。
TTL使用注意：TTL電位一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻； TTL電位輸入腳懸空時是
內部認為是高電位。要下拉的話應用1k以下電阻下拉。TTL輸出不能驅動CMOS輸入。

CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相對TTL有了更大的雜訊容限，輸入阻抗遠大於TTL輸入阻抗。對應3.3V LVTTL，出現了LVCMOS，可以與3.3V的LVTTL直接相互驅動。
3.3V LVCMOS：Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS結構內部寄生有可控矽結構，當輸入或輸入管腳高於VCC一定值(比如一些晶片是0.7V)時，電流足夠大的話，可能引起閂鎖效應，導致晶片的燒毀。

ECL：Emitter Coupled Logic 發射極耦合邏輯電路(差分結構)
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驅動能力強，雜訊小，很容易達到幾百M的應用。但是功耗大，需要負電源。為簡化電源，出現了PECL(ECL結構，改用正電壓供電)和LVPECL。

PECL：Pseudo/Positive ECL
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V  

LVPELC：Low Voltage PECL
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用注意：不同電位不能直接驅動。中間可用交流耦合、電阻網路或專用晶片進行轉換。
以上三種均為射隨輸出結構，必須有電阻拉到一個直流偏置電壓。(如多用於時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作後直流電位都在1.95V左右。) 

前面的電位標準振幅都比較大，為降低電磁輻射，同時提高開關速度又推出LVDS電位標準。

LVDS：Low Voltage Differential Signaling 差分對輸入輸出，內部有一個恒流源3.5-4mA，在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(並在差分線上靠近接收端)轉換為±350mV的差分電位。
LVDS使用注意：可以達到600M以上，PCB要求較高，差分線要求嚴格等長，差最好不超過10mil( 0.25mm )。
100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。 下面的電位用的可能不是很多，篇幅關係，只簡單做一下介紹。

CML：是內部做好匹配的一種電路，不需再進行匹配。電晶體結構，也是差分線，速度能達到3G以上。只能
點對點傳輸。

GTL：類似CMOS的一種結構，輸入為比較器結構，比較器一端接參考電位，另一端接輸入信號。1.2V電源供電。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V

PGTL/GTL+：
Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V  

HSTL是主要用於QDR記憶體的一種電位標準：一般有V¬CCIO=1.8V和V¬¬CCIO=1.5V。和上面的GTL相似，輸入為輸入為比較器結構，比較器一端接參考電位(VCCIO/2)，另一端接輸入信號。對參考電位要求比較高(1%精度)。

SSTL主要用於DDR記憶體。和HSTL基本相同。V¬¬CCIO=2.5V，輸入為輸入為比較器結構，比較器一端接參考電位1.25V，另一端接輸入信號。對參考電位要求比較高(1%精度)。
HSTL和SSTL大多用在300M以下。

RS232和RS485基本和大家比較熟了，只簡單提一下：
RS232採用±12-15V供電，我們電腦後面的串口即為RS232標準。+12V表示0，-12V表示1。可以用MAX3232等專用晶片轉換，也可以用兩個電晶體加一些週邊電路進行反相和電壓匹配。

RS485是一種差分結構，相對RS232有更高的抗干擾能力。傳輸距離可以達到上千米。  

TI超小型LVPECL

德州儀器(Texas Instruments，TI)新推出八顆高增益輸出的振盪器緩衝元件：SN65LVDS16/17/18/19和SN65LVP16/17/18/19，其體積僅有2 × 2 × 0.55mm，能大幅降低訊號抖動和功耗，適用於電信交換設備的LVDS差動訊號輸出，以及LVPECL時脈訊號放大功能。

這些元件均為高頻振盪器的增益級緩衝器，可在3.3V或2.5V系統提供高增益的LVDS和LVPECL訊號輸出。新元件提供振盪器設計人員兩種訊號升起時間：2Gbps (LVDS/LVP16和LVDS/LVP17)以及1Gbps (LVDS/LVP18和LVDS/LVP19)。

此外，LVDS/LVP16和LVDS/LVP18還提供單端輸入，LVDS/LVP17和LVDS/LVP19則為全差動輸入，使設計人員享有更大的應用彈性。LVDS/LVP16和LVDS/LVP18並提供300mV到860mV的三種增益控制選項，讓設計人員能根據系統需求選擇最合適的緩衝器。

新元件提供3.3V和2.5V操作能力，讓設計人員可針對系統需求改變而輕易轉換至2.5V電源。這些元件比最接近的競品還省電，功耗減少15%至66%，例如LVP18/19的功耗只有50mW，約為同類元件的三分之一。

除了這八款新元件外，TI也推出了CDCM1802/04兩顆混合訊號輸出的LVPECL和LVTTL元件，它們分別採用3 × 3和4 × 4mm封裝，可為時序模組或壓控時英振盪器設計人員提供整合式LVPECL和LVTTL訊號輸出；這些緩衝器還內建多個分壓器，設計人員可透過外部接腳選擇使用，非常適用於通訊應用。