這是一個小小科學實驗室,裡面有很多很多好玩且有趣的實驗,研究內容包羅萬象,放在此處,希望有志者能一起來研究討論! ______"閱讀本blogger最佳瀏覽器 用google Chrome"_______
2011年4月27日 星期三
2011年4月24日 星期日
2011年4月21日 星期四
新電腦介面 用意念撥打手機
《神經工程學期刊》(Journal of Neural Engineering)報導了有關實驗,據指出,鍾子平和他的團隊開發出新方法,可以用意念來控制手機撥號。大多數人只需簡短的訓練,就可操作這個新研發的人腦電腦介面,準確度近百分之百。
心肌梗塞急救 奈米材料PLGA
台灣地區二○○九年十大死因中,心臟疾病名列第二名,占死亡人數一成,約一萬五千人死於心臟疾病。
成大團隊去年曾從迷你豬身上抽取骨髓並分離出幹細胞,結合事先配置好的奈米纖維水膠,均勻注射於迷你豬心肌梗塞處,結果發現提高了八倍存活比例;但由於水膠若施打於血管易造成血管阻塞,因此只能直接注射於心臟,卻也憑添了風險。
2011年4月13日 星期三
2011年4月12日 星期二
Software-Controlled of High-Voltage LED Driver
2011年4月6日 星期三
訊號的抖動(jitter)的量測
Jitter Measurement Techniques
訊號抖動的量測技術
時脈訊號的抖動(Clock Jitter)
抖動這個名詞,可以被定義成一個時脈訊號,在其輸出轉換的過程中,與理想的轉換點之間的誤差。這個誤差值可能會領先理想的轉會點,或是比轉換點落後。通常抖動的單位為 ±pico second。而訊號的抖動量測,一般被區分成三種量測參數。一、 Cycle-to-Cycle Jitter,二、Period Jitter,三、Long-Term Jitter。這三種參數,都會在一個特別的電壓狀況下去量測。這個電壓通常是Vcc/2或1.5V。
Cycle-to-Cycle Jitter
所謂的Cycle-to-Cycle Jitter,這個抖動誤差是目前這個cycle的週期時間,與前一個cycle的週期時間,它們之間的差異值。這種形式的抖動量測,是最困難量測的,因為它需要一台時間間隔分析儀(Timing Interval Analyzer: TIA)才有辦法來量測。圖1是以圖形化的方式來表達Cycle-to-Cycle Jitter的定義。J1及J2是訊號的抖動誤差值。在所有的誤差值中,會有一個最大值。我們稱為Maximum Cycle-to-Cycle Jitter。
過大的Cycle-to-Cycle Jitter,會導致系統失效。以圖2為例,PLL1的輸出是PLL2的參考輸入頻率。PLL1的Cycle-to-Cycle Jitter超過PLL2的容許範圍時,PLL2就沒有辦法鎖定參考輸入頻率。因此,PLL1的Cycle-to-Cycle Jitter要小到讓PLL2能鎖定參考輸入頻率。
量測兩個連續時脈訊號週期,是比較困難的。因為這樣的量測,需要俱備較高的量測精準度。舉例而言,PI6C2510-133這個PLL,它的Zero-Delay Buffer對Cycle-to-Cycle Jitter最大規格要求為±75ps。因此,要得到精確的量測結果時,量測環境的setup及量測設備的使用,要俱備一定的精準度與穩定度。為達到這個目的,有兩種量測技術可供使用。一種是使用時間間隔分析儀(Timing Interval Analyzer)來量測。時脈的輸出訊號,會被連接到TIA,因此連續的兩個週期的訊號就可以被量到,並進一步計算抖動誤差。為了要知道最差狀況的抖動誤差,我們需要做多次的量測。如此可以量出最大的抖動誤差值。另外一種方式是使用套裝軟體的方式。例如,AMHERST System Inc公司出品的Time Interval Software Package。再配合接一個外部的示波器,如HP54720D。示波器會抓取一定且足夠數量的週期數。實際上,這個數量的限制,是取決於示波器的記憶體大小。抓取到的訊號,會被送入軟體加以計算,並取得Cycle-to-Cycle Jitter這個量測參數。
Period Jitter
所謂的Period Jitter,它的定義是每一個訊號週期時間與理想週期時間,它們之間的最大差異值。圖3是以圖形化的方式來表達Period Jitter的定義。Period Jitter這個參數的量測,在整體系統環境下量測時,是計算時序的邊界來達到量測的目的。舉例而言,以一個微處理器為基礎的系統而言,假設微處理器對Data而言,需要2ns的setup時間。並同時假設,驅動微處理器的時脈訊號,其最大的Period Jitter為2.5ns。這種情況之下,時脈訊號的上昇邊緣,會比Data 訊號提早出現。因此,微處理器會取得錯誤的資料,導致系統操作不正常。圖4說明這種狀況。因此,系統設計人員,必須要考慮Period Jitter,以便計算系統的Timing Margins。
有一種Period Jitter的量測方法,它需要俱備儲存裝置的示波器(storage oscilloscope)。我們可以將示波器Trigger在時脈訊號的上昇邊緣,並且旋轉按鈕,直到時脈訊號的上昇邊緣,可以顯示在螢幕上為止。為了重疊時脈訊號的上昇邊緣,你可以打開無窮顯示功能。因此上昇緣,會與其他週期的上昇緣,重疊顯示。你可以在一段時間後,觀查到Period Jitter的值。
Long-Term Jitter
所謂的Long-Term Jitter,它的定義是時脈訊號,經過相當數量的週期後,它與理想訊號之間的最大誤差值。圖5是以圖形化的方式來表達Long-Term Jitter的定義。而所謂的相當數量的週期,是取決於實際上的應用及時脈頻率。對PC的主機板與圖形的應用而言,這個週期,通常在10-20微秒之間。對於其它的應用可能會有不一樣的週期。我們以一個系統的應用為範例來說明。顯示卡驅動CRT螢幕為例,Long-Term Jitter會造成什麼樣的影響呢?假設有一個像素的資料,是要提供給CRT螢幕(10,24)這個座標位置之用。但因為Long-term Jitter的影響,這個資料可能被驅動到錯誤的座標位置(11,28)上。因為會抖動的時脈訊號(Jittery clock),對所有像素的影響是一致性的,因此整體的影響會導致一個影像的偏移。這個效應,就是眾所週知的「Running of the screen」效應。
為了量測Long-Time Jitter這個參數,有一種技術稱為差動相位量測法「Differential phase measurement」。時脈訊號會被連接到一台Time-Base的示波器(Oscilloscope)上。將示波器設定為上昇緣當Trigger訊號。再使用Delayed Time-Base這個功能,此時相同的時脈波形,會被顯示在示波器的螢幕上。因此,Long-Term Jitter可以藉由第一個上昇緣,與時間延遲的設定,加以計算而得。
Summary
量測訊號抖動參數,是需要俱備一致性的方法與足夠精密的量測設備。這邊所談到的,只是訊號抖動參數量測的基本方法。如果工程師或技術性人員,遵循以上量測的基本原則與方法,取得可靠且精確的量測結果,應該是可以預期的。
Note:
資料來源Pericom Semiconductor Corporation,”Application Brief AB-36” by Nelson Soo.
數位示波器的應用抖動(Jitter)測量:
http://www1.tek.com/zh-tw/download/docs/onlineseminar/SR2_02.pdf
根據應用需求選擇適當的示波器頻寬
http://www.eettaiwan.com/ART_8800454810_480402_TA_8bd7c619.HTM